#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61183915 A

(43) Date of publication of application: 16.08.86

(51) Int. CI

H01L 21/20

(21) Application number: 60022932

(22) Date of filing: 08.02.85

(71) Applicant:

**TOSHIBA CORP** 

(72) Inventor:

SHINPO MASARU OHASHI HIROMICHI FURUKAWA KAZUYOSHI

FUKUDA KIYOSHI

# (54) MANUFACTURE OF COMPOUND SEMICONDUCTOR DEVICE


#### (57) Abstract:

PURPOSE: To join compound semiconductor layers each having a desired impurity concentration and a desired thickness to provide a joint body having desirable electric characteristics in spite of mismatched grating constants, by contacting two mirror-polished compound semiconductor substrates with each other in a clean atmosphere, and heat treating them for integration.

CONSTITUTION: An Si-doped 111 n-type GaAs substrate 11 (with an impurity concentration of 10<sup>16</sup>/cm³) which is mirror polished and a Zn-doped 111 p-type InP substrate 12 (with an impurity concentration of 10<sup>18</sup>/cm³) which is also mirror polished are boiled in trichlene to be degreased. The GaAs substrate 11 is then boiled in concentrated hydrochloric acid for 2min, washed with water and spinner dried. The InP substrate 12 is dipped in a solution of H<sub>2</sub>SO<sub>4</sub>:H<sub>2</sub>O<sub>2</sub>:H<sub>2</sub> O=1:1:4 (volume ratio) at 30°C for 2W3min, washed with water and spinner dried. The substrates pretreated in these ways are contacted with each other to be bonded together within a clean room of Class 1. The bonded body thus obtained is heat-treated in a hydrogen furnace for 1hr at 450°C to

provide a rigid joint body.

COPYRIGHT: (C)1986,JPO&Japio



## 19日本国特許庁(JP)

⑩特許出顧公開

# ⑫公開特許公報(A)

昭61 - 183915

@Int\_Cl\_4

識別記号

庁内整理番号

@公開 昭和61年(1986)8月16日

H 01 L 21/20

7739-5F

審査請求 未請求 発明の数 1 (全7頁)

化合物半導体装置の製造方法 の発明の名称

> ②特 館 昭60-22932

昭60(1985)2月8日 ②出 額

[楚 砂発 明 老 新 者 槒 弘 通 ②発 明 大 由

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

ш ⑫発 明 者 古 明 者 ②発

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

株式会社東芝 砂出

川崎市幸区堀川町72番地

弁理士 鈴江 外2名 70代 理

#### 8月 4円 2季

#### 1. 発明の名称

ţ.

化合物半導体装置の製造方法

#### 2. 特許請求の範囲

(1) 護面研磨された二枚の化合物半導体装板を、 研磨面岡士を実質的に異物のない清浄な雰囲気下 で接触させ、200℃以上でかついずれの半導体 基板の触点よりも低い温度で熱処理して一体化す る工程を有することを特徴とする化合物半導体装 置の製造方法。

(2)前記二枚の化合物半導体基板は互いに異種 の化合物半導体基版である特許請求の範囲第1項 記載の化合物半導体装置の製造方法。

(3) 前記三枚の化合物半導体基板は同種の化合 物半導体基板である特許請求の範囲第1項記載の 化合物半導体装置の製造方法。

(4) 前記二枚の化合物半導体基板は互いに異な る導電型を有し、その接着面が素子のpn接合を 雌成する特許請求の範囲第1項記載の化合物半導 体装置の製造方法。

(5) 前記三枚の化合物半導体基板は同導理型で あり、その一方の鎌面研磨面に即分的に基板と逆 の導電型圏が形成されており、これらの基板の接 看面の一部で乗子のPn接合を構成する特許額求 の範囲第1項記載の化合物半導体複数の製造方法。 3. 発明の詳細な説明

(発明の技術分野)

本発明は、化合物半導体整板同士を直接接着し て一体化する工程を有する半導体装置の製造方法 に関する。

〔発明の技術的背景とその問題点〕

超高速半導体素子や電力用半導体素子の分野で、 GaAS等の化合物半導体を用いた半導体装置が 大きく注目されている。このような化合物半導体 装置の利点を充分に発揮させるためには、不純物 や導電型の異なる半導体質の接合形成技術が重要 である。こうした接合形成には、各種のエピクキ シャル法が知られている。しかしながら、エピク キシャル層の厚さと不純物濃度を広い範囲に狙っ て制御することは非常に困難である。例えば、高

耐圧の化合物半導体装置を製造する場合、空乏層 を形成して印加電圧を阻止するため、不純物濃度 が低く、関厚の大きいエピタキシャル雁形成を必 要とする。 膜原の大きいエピタキシャル 棚を形成 するには、液相エピタキシャル技術がある。この 方法でエピタキシャル器厚を厚くすることは比較 的容易であるが、例えばGaASを例にとれば、 101 5 ~ 101 7 / ca 3 以下に不純物遺度を抑 制してエピタキシャル磨を形成することは困難で ある。その結果、アパランシェ常圧の制御ができ ないため数10V以上の耐圧を実現することがで きない。気相エピタキシャル技術を利用すれば、 不純物濃度を10~~10~~/aa 程度まで 低く制御することができるが、この場合には誤摩 を10~20μ π以上にすることが技術的に困難 である。このため、パンチスルー電圧が低いもの となり、200~300Vの耐圧実現が限界であ

一方、 禁制帯幅の異なる異種の化合物半導体の 接合は、ヘテロ接合として様々な素子への広い用

#### (発明の目的)

本発明は、任意の不純物濃度と厚みを持った化合物半導体層の接合を、格子定数の不整合と関係なく良好な電気的特性を以て形成するようにした化合物半導体装置の製造方法を提供することを目的とする。

#### (発明の概要)

本発明は化合物半導体装置を製造するに当り、 銀面研磨された二枚の化合物半導体基板同士を、 実質的に異物の介在しない清浄な雰囲気下で接触 させ、熱処理して競威的、電気的に一体化した接 合を形成する工程を含むことを特徴とする。

 途がある。このような戦極後合を形成するには、やはり各種のエピタキシャル法が従来より考える。 れている。しかしエピタキシャル法で異種の半導体
は四を成長させるには、格子定数の設好な異種がとなる。 は四を成長が基本的な条件となる。良好な異種を異して が得られるのは、例えばG a A S - A & G a A C を のような極めて限られた組合わせの場合のみであ り、多くの場合は格子不整合からくる歪みのため 結晶が乱れたりする。

理を経た化合物半導体基板を、例えばクラス1以下の清浄な雰囲気下で研磨面同士を接触させる。 そして200℃以上でかつ基板の融点よりも低い 温度範囲で熱処理することにより、接着強度を向 上させる。

## 特開昭61-183915 (3)

ることにより、脱水総合反応を生じ、おそらくは 酸素を介して半導体製板の構成原子向土が強く結 合するものと考えられる。しかし実際に接着界面 をXMAで調べても、酸素の機略は検出されなかった。これは、酸素の機略酸がXMAの分解能 (高々1~2μπ)を適かに超えて薄いためと考えられる。

InP、ZnS/GaAs、InP/InSb、GaP/1nP、CdS/InP、問種整板では例えば、GaAs/GaAs、InP/InPなど極めて多い。そしてこれらの導電型や不純物造度を選択することにより、各種ダイオード・トランジスタなどを実現することができる。

#### (発明の効果)

が、自然競化額の税序が厚くなり過ぎて電気的特性に悪影響を与えるため、この時間は 5 分以内とすることが望ましい。

接着基板の熱処理は、不話性または遠元性の雰囲気中で行なうことが望ましい。この熱処理にはすることにより接合の電気の特性の改善が認めまたこの熱処理温度を基板の融点まで上げると、酸者と同じ条件になり、格合部に中間疑いが厚く形成され、また欠陥が増大して良好な電気的特性が得られなくなる。最過熱処理温度は、半導体の種類にもよるが、おおむね300~800℃の範囲である。

また半導体基板の相合わせによっては、熱影張率の差が大きく、熱処理工程で割れることがある。この基板の割れを防止するためには、接署する化合物半導体基板の熱度張率差が2×10<sup>-5</sup>/C 以内であることが望ましい。

このようにして得られる化合物半導体基板の組合わせは、異種基板では例えば、GaAs/

いう化合物半導体プロセスに特有の問題を回避す ることができる。

#### (発明の実施例)

以下、図面を参照して本発明の実施例を設例する。

#### 実施例1 (第1図)

見し、強固な接合体とした。

この接合体基板をダイヤモンド・プレードにより3 mm 口に切断し、第18(c)に示すように、 【 n P 基板12 個に蒸替により A u B e 電板14 を形成し、またGaAS基板11 側に A u G e 合金の小片を乗せて500℃で30分加熱して A u G e 電板13を形成した。

得られたダイオードのV-【特性をカープトレーサで 謝定した枯果、良好なダイオード特性を示した。

実施例2(第2図)

第2図(a)に示すように、競面研磨された不 純物濃度 1 0 <sup>1</sup> <sup>4</sup> / cm<sup>2</sup> の n型 G a P 基板 2 1 と、 同じく競面研磨された不純物濃度 1 0 <sup>1</sup> <sup>8</sup> / cm<sup>3</sup> の p型 | n P 基板 2 2 を用 差した。 面方位はいずれも(1 1 1 )である。 両基板を、トリクレン煮 沸 コエタノール置換 一水洗の工程で脱脂型 し、 次いで、H<sub>2</sub> O<sub>2</sub> :H<sub>2</sub> S O<sub>4</sub> :H<sub>2</sub> O = 1 : 4: 1 (体限比)の 液に 1 分間 浸し、 手早 く水洗した。 この様な前処理を軽た基板を、 第2図(b)に

得られた接着基板に、第3図(c)に示すように、 [n P 基板3 1 例には A u G e 合金の格子状電板3 3 を、 [n S b 基板3 2 似には全面に A u Z n 電極3 4 を、それぞれ蒸着法により形成してフォトダイオードを完成した。

得られたフォトダイオードを液体窒素温度に冷却し、光起電力特性を測定したところ、約 6 μ m の長波長まで光起電力が観測された。

実施例4(第4図)

以上の実施例は異種材料の異なる導電型基板を用いてダイオードを製造するものであるが、本実施例は同種基板を用いて静電環導トランジスタを製造したものである。

乳4回(a)に示すように、設面研磨された不 純物濃度が4×10º4/ca³のn゚型GaAs 示すように、研磨面周士を接触させ、クラス1のクリーンルーム中で接着した。何られた接着基板を水煮炉中で450℃、1時間熱処理し、強固な場合体を観た。

このようにして明られた接合体基板に、第2図(c)に示すように、GaP基板21側にAuGe合金を、InP基板22側にAuZn合金をそれぞれ蒸着し、400℃で1時間熱処理してオーミック電板23、24を形成した。

得られたダイオードをカープトレーサで制定した結果、良好なダイオード特性を示し、順方向温度特性もほぼ予想通りの値を示した。

実施例3 (第3図)

次に第4回(d)に示すように、別に用題した不秘物調度4×10° ペンcm²の装面研磨された
n~型GaAS基板44を、上記接着其板の関込みゲート隔43が形成された面に接着した。この接着の工程は、基板の前処理工程を含めて最初の接着工程と個様の条件で行なった。そして先にイオン注入したBeが活性化するに充分な温度条件

## 特開昭61-183915 (5)

(800℃,30分)で無処理した。

こうして得られた静電誘導トランジスタは、耐圧 6 0 0 V 以上を示した。また 各接合界面は接着後に熱処理をしているため、 G a A S 界面が熱処理で劣化するということがなく、耐圧低下。 順方向電圧降下の増大等の電気的特性の劣化は認められなかった。

実施例5(第5図)

第5回(a)に示すように、不純物濃度2×1

#### 4. 図面の簡単な説明

第1回(a)~(c)は本発明の第1の実施例によるダイオードの製造工程を示す図、第2図(a)~(c)は第2の実施例によるダイオードの製造工程を示す図、第3図(a)~(c)は第3の実施例によるダイオードの製造工程を示す図、第4回によるダイオードの製造工程を示す図、第5回によるダイオードの製造工程を示す図である。


出額人代理人 弁理士 鈴江武彦


O1 ª / cm 3 の競面研磨されたS n ドープ n 型 I n P 基板 5 1 と、不 統物 型度 5 × 1 O 1 ª / cm 3 の 競面研磨されたS n ドープ n 型 I n P 基板 5 1 と、不 和 物 型度 5 × 1 O 1 ª / と を 2 を 用 値 した。いずれも面方位(1 O O ) , 2 そ インチので3 O O ル ル 厚 で ある。これらの 基板 を そ の 後 チロで3 O O ル ル 厚 で ある。これらの 基板 を そ の 後 H 2 S O 4 : H 2 O 2 : H 2 O → 4 : 1 : 1 (体 後 スピンナ 乾燥した。そして 両 基板を 、 第 5 図 (レンナ な 燥 した。そして 両 基板を 、 第 5 図 (レン ように、 研 増 面 同士を クラス 1 の クリーンルーム中で 接着させた。


こうして得られた接着体のn型層側にAu Ge 合金を蒸着し、p型層側にAu Zn合金を蒸着して、水素炉中で400℃、15分の熱処理を行い、 第5図(c)に示すようにオーミック電板53、 54を形成した。

得られた D n 接合ダイオードを 3 m □ のペレットに切断して、カープトレーサで V − 1 特性を測定したところ、耐圧の高い良好なダイオード特性を示した。

第1 図







# 特開昭 61-183915 (6)

第 3 図 第 2 図 n - InP n - GaP (a) (a) **↓32** P - 1n 5b \_ 31 21 n - InP n - GaP (b) (b) p - InSb p - JnP 33 23 31 \_21 n - InP n- GaP (c) (c) 32 p-lnP - 22 P-InSb 第 4 図 第 4 図 n"- Ga As (a) n - GaAs (e) n - GaAs (b) n - GaAs **(f)** (c) n - GaAs 48

42

n - GaAs

(d)

# 特開昭61-183915 (フ)

第5圖

